U poslednje vreme, performanse čipova su dostigle fizička ograničenja dostupnog prostora na integrisanim kol circuitima. Istraživači sa Univerziteta Ilinois Urbana-Šampan u SAD-u veruju da su pronašli rešenje kroz vertikalno slaganje čipova. Ova metoda koristi isti silikon kao i trenutna tehnologija, uz slične performanse.
Tim istraživača tvrdi da ovaj pristup može poboljšati gustinu i brzinu računanja, dok istovremeno smanjuje potrošnju energije. Materijalni naučnik Qing Cao objašnjava da je potrebno šest tranzistora na jednoj ravni da bi se sačuvao jedan bit informacija. Vertikalna integracija omogućava raspodelu tranzistora po više slojeva, čime se smanjuje prostor i poboljšava komunikacija između slojeva.
Tehnologija slaganja čipova je ranije istraživana, ali je problem predstavljala toplota. Procesi potrebni za izradu čipova zahtevaju veoma visoke temperature, oko 1.000 °C. Ako se napravi drugi sloj, prvi sloj bi se pregrejao.
Iako se slojevi mogu peći odvojeno i povezivati kasnije, to značajno utiče na procesorsku moć. Rezultantni čipovi ne nude iste performanse kao monolitna integracija. Cao naglašava da je monolitna integracija ključ za ostvarenje punog potencijala 3D čipova.
Istraživači su prevazišli problem toplote koristeći tranzistore bez spojeva, prilagođavajući hemijski sastav slojeva. Takođe su koristili ultra-tanke, fleksibilne silikonske nanomembrane, što omogućava primenu na nižim temperaturama. Ove membrane su mehanički fleksibilne, što pomaže u izbegavanju interfejsnih defekata.
U eksperimentima, tim je uspeo da postigne do tri sloja sa funkcionalnim logičkim kol circuitima i memorijskim ćelijama. Iako su se suočili sa izazovima u prenosu ove tehnologije u industrijske uslove, istraživači su optimistični u vezi sa njenim komercijalnim potencijalom.
